基于 FPGA的新的 DDS+PLL时钟发生器
王雅君， 吴玉广 ，黎文福
（西安电子科技大学微电子所，陕西西安，710049）
摘要：针对直接数字频率合成（DDS）和集成锁相环（PLL）技术的特性，提出了一种新的
DDS激励 PLL系统频率合成时钟发生器方案。且 DDS避免正弦查找表，即避免使用 ROM，
采用滤波的方法得到正弦波。
关键字：DDS；PLL；正弦波查找表；ROM；相位控制字；频率控制字
1 引言
高性能合成频率广泛应用在现代通信、雷达和电子测量等技术领域中。频率合成方法
主要有 3种：
(1) 直接合成法，它利用混频器、倍频器、分频器和带通滤波器完成对频率的算术运算。
(2) 应用锁相环 PLL（Phase Locked Loop）的频率合成，虽然具有工作频率高、宽带 、
频谱质量好的优点，但频率分辨率和转换速率都不够高。
(3) 最新的频率合成方法是直接数字频率合成 DDS（Direct Digital Synthesis）,是从相位
概念出发直接合成所需波形的一种新的频率合成技术。它在相对带宽、频率转换时间、相位
连续性、正交输出、高分辨率以及集成化等一系列性能指标方面已远远超过了传统频率合成
技术。当累加器的Ｎ很大时,最低输出频率可达 Hz、mHz甚至μHz 级。也就是说：DDS 的
最低合成频率接近于零频。如果fc为50MHz, 那么当N为48位时,其分辨率可达179ｎＨｚ。
转换时间最快可达10ns的量级,这都是传统频率合成所不能比拟的。
DDS的两个明显不足限制了其进一步的应用：一是因受限于器件可用的最高时钟频率，
致使合成频率不能太高，输出信号的频率上限基本上是在 HF或 VHF频段上，比 PLL合成
技术以 及直接模拟合成技术得到的信号频率低；二是输出频率杂散分量较大，频谱纯度不
如 PLL。 从基本原理而言，PLL 是模拟的闭环系统，而 DDS 是全数字的开环系统，二者
是两种不同的频 率合成技术，采用将二者结合构成 DDS+PLL 组合系统来互相补充，可以
达到单一技术难以达 到的应用效果。
2.传统的 DDS框图
传统的 DDS框图如图 1所示。
相位控
制字
频率控
制字M
相位寄
存器
正弦查
找表
+
+
DAC
LPF
时钟fc
图 1 传统的 DDS框图
该 DDS系统的核心是相位累加器，它由一个加法器和一个相位寄存器组成，每来一个时
钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加，然后输入到正弦查找表
地址上，正弦查找表包含一个周期正弦波的数字幅度信息，每个地址对应正弦波中 0～